# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PAT-NO:

JP360000369A

DOCUMENT-IDENTIFIER: JP 60000369 A

TITLE:

MEASURING DEVICE OF PULSE WIDTH

PUBN-DATE:

January 5, 1985

INVENTOR-INFORMATION:

NAME

SUZUKI, MICHIO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

TOSHIBA CORP

N/A

APPL-NO:

JP58108106

APPL-DATE:

June 16, 1983

INT-CL (IPC): G01R029/02, H03K005/153

US-CL-CURRENT: 324/158.1

#### ABSTRACT:

PURPOSE: To measure accurately pulse width at a low frequency by gating and counting the output from a fixed oscillator and its delayed independently by a pulse signal to be measured.

CONSTITUTION: A counting signal from the fixed oscillator 11 is supplied to a gate circuit 12a and also gate circuits 12b∼12d through delay circuits 13a∼13c. Outputs from the respective gates are supplied to 1/2 counters 15a∼16d under the positive status of pulse input signals to be measured

which are inputted from an input terminal 14. Respective outputs from the 1/2 counters 15a∼ 16d are inputted to a decision circuit 17, which outputs differences between respective counterd values and reference values successively by using the counted values of the counters 15a, 16a as the reference values. On the other hand, a multiplier 19 multiplies a counted output from a counter 18 by the number 4 of rows of the counter and an arithmetic unit 20 adds or substracts a decided output value from the decision circuit 17 to/from the multiplied output and outputs the measured value of the pulse width.

COPYRIGHT: (C) 1985, JPO&Japio

#### (19) 日本国特許庁 (JP)

①特許出願公開

## ⑩公開特許公報(A)

昭60-369

⑤Int. Cl.<sup>4</sup>G 01 R 29/02// H 03 K 5/153

識別記号

庁内整理番号 7359-2G 7232-5J 每公開 昭和60年(1985)1月5日

発明の数 1 審査請求 未請求

(全 5 頁)

#### ⊗パルス幅計測装置

横浜市磯子区新磯子町33番地東京芝浦電気株式会社音響工場内

②特 願 昭58-108106

⑪出 願 人 株式会社東芝

②出 願昭58(1983)6月16日

川崎市幸区堀川町72番地

⑫発 明 者 鈴木道夫

砂代 理 人 弁理士 鈴江武彦 外2名

99 🛍 🕆

1. 発明の名称

パルス幅計測茲醛

2. 特許 請求の範囲

固定発援器と、この固定発振器からの出力を 所定時間遅延する適数個の遅延回路と、前記問 定発振器からの出力および前記適数個の遅延回 路からの各出力を被計測用パルス入力信号によ つて各別にゲートする道数個のゲート回路と、 この遊数個のゲート回路の各出力を各別にカウ ントする道数個のカウンタと、この通数個のカ ウンクのうち前 配遅延回路を適さない前配別定 発振器からの出力をカウントするカウンタから のカウント出力を基準として前配退延回路を通 した出力をカウントする他のカウンタからのカ ウント出力が多いか少ないかを判定してその差 分に応じた出力を生じる判定回路と、前記基準 カウントを与えるカウンタからの出力に対して 前記ケート四路数に応じた数を掛け算する掛け 算回路と、この掛け 算回路からの出力に対し前

記判定回路からの出力の和または22をとる演算 回路とを具備してなるととを特徴とするパルス 幅計測装配。

3. 祭明の詳細な説明

[発明の技術分野]

との発明はペルス幅計測装置の改良に関する。 (発明の技術的背景とその問題点)

従来、音響機器を含む電子機器一般の分野で使用されるペルス幅計測装置として第1図に示すように構成されたものが知られている。

すなわち、これは入力端子 4 から供給される被計測用パルス入力信号を水品援助子 (XーTAL)を用いた協定発振器 1 からのカウント 用信号と共にゲート回路 2 に供給してパルス入力信号の正か負かいずれかのタイミングでカウント用信号をゲートし、そのゲート山力をカウンタ回路 3 でカウントする如く 構成されている 4 のである。

しかしながら、このような従来のパルス辐射 測装履でパルス幅を稍度よく計測するには、問 定発振器 1 の発振周波数を可及的に高くしてやる必要があるが、カウンタ回路 3 の動作周波数の関係で一定の限界があるので、結果的に得られるペルス幅の計測構度もそれ程には向上し得ないという很みがあつた。

#### [発明の目的]

そとで、との発明は以上のような点に幾みてなされたもので、低い周波数で稍度よくパルス幅を計測し得るように改良した極めて良好なるパルス幅計測装置を提供することを目的としている。

#### (発明の概要)

すなわち、この発明によるペルス 総計測数配は、固定発援器と、この固定発援器からの出力を所定時間選延する 遊数個の 遅延回路と、 前配固定発援器からの出力をよび前配適数個の遅延回路からの各出力を被計測用ペルス入力信号によって各別にゲートする適数個のゲート回路の各出力を各別にカウントする遊数個のカウンタのりち前配遅延回路

してそれぞれ所定の遅延量を伴つたカウント用信号として第2万至第4のケート回路12b, 12c,12dの各入力他端に対応的に供給される如くなされている。

ことで、上配第1万至第4のゲート回路 12 a および12 b , 1 2 c , 1 2 d はそれらの各入力他婦に対して入力婦子 1 4 から被計測用パルス入力倡号が共通に供給される如くなされていると非に、酸パルス入力倡号が正の状態でそれらの各ゲート出力を第1万至第4の量カウンタ15 a , 1 5 b , 1 5 c , 1 5 d の各入力婦に対応的に供給する如くなされている。

また、上配各士カウンタ15a,15b, 15c,15dの各出力はカウント観の比較の ために第5万至第8の士カウンタ16a, 16b,16c,16dの各入力端に対応的に 供給される如くなされている。

さらに上記が1万至第4 かよび第5万至 年 8 の まカウンタ1 5 a ~ 1 5 d , 1 6 a ~ 1 6 d の各出力は判定回路17 の第1 万至 年 8 の入力

を通さない前和固定発展器からの出力をカウントするカウンタからのカウント出力を推議として前記経過路を通した出力をカウントする他のカウンタからのカウント出力が多いか少ないかを判定してその遊分に応じた出力を生じる利定回路と、前記満難カウントを与えるカウンタからの出力に対して前記が一ト回路数に応じれる数を掛け算する掛け算回路と、この掛け算回路からの出力に対し前記判定回路からの出力の和または幾をとる演算回路とを共偏してなることを特徴としている。

#### (発明の実施例)

以下図面を参照してとの発明の一変施例につき静湖に脱明する。

すなわち、第2図に示すように水晶規動子 (XーTAL)を用いてなる間定発視器11か ちのカウント用係号は直接的に毎1のゲート回 路12aの入力一端に供給されると共に、酸固 定発振器11の出力端に縦続接続された第1乃 至第3の遅延回路11a.13b,13cを介

端に対し後述のような判定が可能となるように 供給されている。

すなわち、この判定网路11は、上述した個定路振器11からの直接的なカウント用信号でなるケート出力をカウントする第1および部5の立力ウンタ15a,16aによるカウント値を逃離として、他の各組の立力ウンタ15b,160と15c,16cおよび15d,160の各カウント値がそれより多いかあるいは少ないかを判定するもので、該判定により多いしきはそれらの強分だけの差を順次出力する如くなされているものである。

そして、上配部 5 の ± カウンタ 1 6 ª の川力だけが供給されるカウンタ 1 B 以そのカウント 出力を掛け算回路 1 9 に供給する如くなされている。

列数(との場合は 4)を掛け算するもので、その掛け算出力を演算回路 2 0 に供給する如くなされている。

また、上配演算回路 2 のは掛け算回路 1 9 からの掛け算出力に対し、上配判定回路 1 7 からの判定出力値の和または差をとるようになされている。

なお、上配第1乃至第8の ± カウンタ15 a ~ 1 5 d および 1 6 a ~ 1 6 d ならびにカウンタ18は上配のような各部での一連の動作終了後に入力端子21を介して供給されるリセット信号により、各内容がクリヤーされて再びカウント動作が可能なようになされている。

との場合、カウンタ類が動作するのは上述したように被計測用パルス入力信号が正のときである。

次に、以上のように構成されるペルス幅計測 装置の動作について、第3図に示すようなタイ ミングチャートに悲いて説明する。

すなわち、第3図において(3)は被針刑用パル

ト出力 3 に対し 3 - 3 = 0 なる出力となり、同じく第 3 図(e),(f)に示す第 3 列かよび第 4 列のカウント用ゲート出力 2 に対しそれぞれ 2 - 3 = -1 なる出力となつている。

これによつて、演算回路 20 からの出力は  $3\times4+(3-3)+(2-3)+(2-3)$ 

= 1 2 + 0 - 1 - 1

= 1 0

となり、従来のカウント用ゲート出力と同じに なる。

そして、求めるパルス概は、第3図です。 = 4 T 1 (但し各選延回路の避難時間 1, = 1, z = 1, = T 1 とする)で表した如く、用いるカウント用ケート出力の周放散を十に低くしたにもかかわらず、結果的には 10 T 1 となつて従来のそれと同じ特度(この場合選延回路の遅延費の特度による)で与えられることになる。

換留すれば、従来での助作可能局波数までと の発明で用いるケート信号局放数を上げてやれ は、従来では得ることのできなかつたかなりの ス入力信号であり、(b) は従来のバルス傾射測数 既によるカウント用ゲート出力を示すもので、 との場合カウント値10にその周期で、を掛けた ものが求めるパルス幅10T, として与えられる。

また、第3図(c)~(f)は第1乃至第3の推掘回 路13 a , 13 b , 13 c を通さないカウント 用偶号とそれらを通したカウント用偶号に悪く カウント用ゲート出力を示しているものである。

そして、このようなカウント用ゲート川力は 第1万至第8の士カウンタ15a~15d, 16a~16bさらにはカウンタ18でカウン トされて、判定回路12ならびに掛け禁即路 19を介して演算回路20に供給されて、所定 の演算がなされることになる。

つまり、との場合館 3 図(d) に示す館 1 列のカウント用ゲート山力は 3 であるから、掛け館 同路 1 9 からの掛け算出力は 3 × 4 = 1 2 となつている。

そして、判定回路 1 7 から 与えられる判定出力は、第 3 図(d) に示す部 2 列 のカウント用ゲー

育精度を得るととができるようになるものである。

なお、この発明は上配し且つ国示した実施同のみに限定されるととなく、この発明の照旨を 逸脱しない範囲で額々の変形や適用が可能であることは質り違もない。

例えば、第2四で用いる遅延回路およびまか ウンタの数を増してやれば、それだけさらに特 度を向上せしめることができる。


#### (発明の効果)

従つて、以上離述したようにとの範囲によれ は、低い周波数で精度よくパルス橋を計測し得 るように改良したパルス幅計測執度を提供する ととが可能となる。

#### 4. 図面の簡単な説明

第1 図は従来のイルス幅計制装置を示す構成 説明図、第2 図はこの発明に係るイルス幅計制 装置の一寒施倒を示す構成説明図、第3 図は第 2 図の動作を第1 図のそれと対比させて説明す るためのタイミングチャートである。 11…固定発振器、12a~12d …ゲート 回路、13a~13c … 遅延回路、14,21 …入力増子、15a~15d,16a~16d … ½カウンタ、17…判定回路、18…カウン タ、19…掛け箕回路、20…液箕回路。

### 出願人代理人 弁理士 蛤 江 武 彦



03/26/2003, EAST Version: 1.03.0002

第 3 図

